Vysoký prah dizajnu čipov je „rozdrvený“ AI

Vysoký prah dizajnu čipov je „rozdrvený“ AI

V posledných rokoch zaznamenalo odvetvie čipov niekoľko zaujímavých zmien v konkurencii na trhu.na trhu s PC procesormi, dlhodobo dominantný Intel čelí prudkému útoku zo strany AMD.Na trhu s procesormi pre mobilné telefóny sa Qualcomm vzdal prvého miesta v dodávkach na päť po sebe nasledujúcich štvrťrokov a MediaTek je v plnom prúde.

Keď sa konkurencia tradičných čipových gigantov zintenzívnila, technologickí giganti, ktorí sú dobrí v softvéri a algoritmoch, začali vyvíjať svoje vlastné čipy, čím sa súťaž čipového priemyslu stala zaujímavejšou.

Za týmito zmenami stojí jednak to, že Moorov zákon sa po roku 2005 spomalil, ale dôležitejšie je, že prudký rozvoj digitálu, ktorý priniesol dopyt po diferenciácii.

Čipové giganty poskytujú univerzálny výkon čipu je určite spoľahlivý a technologickí giganti mali okrem výkonu pri hľadaní diferencovanejších funkcií aj čoraz väčšie a rozmanitejšie aplikačné potreby autonómneho riadenia, vysokovýkonných počítačov, AI atď. začať svoj vlastný výskum čipov, aby si upevnili schopnosť chopiť sa konečného trhu.

Zatiaľ čo sa konkurenčné prostredie na trhu s čipmi mení, môžeme vidieť, že čipový priemysel prinesie väčšie zmeny, faktormi, ktoré riadia všetky tieto zmeny, je veľmi horúca AI v posledných rokoch.

Niektorí odborníci z odvetvia tvrdia, že technológia AI prinesie rušivé zmeny do celého odvetvia čipov.Wang Bingda, hlavný inovačný riaditeľ spoločnosti Synopsys, vedúci laboratória AI a viceprezident globálneho strategického projektového manažmentu, povedal pre Thunderbird: „Ak sa hovorí, že čip je navrhnutý pomocou nástrojov EDA (Electronic Design Automation), ktoré zavádzajú technológiu AI, súhlasím. s týmto vyhlásením."

Ak sa AI aplikuje na jednotlivé aspekty návrhu čipu, môže integrovať hromadenie skúsených inžinierov do nástrojov EDA a výrazne znížiť prah návrhu čipu.Ak sa AI aplikuje na celý proces návrhu čipu, rovnaké skúsenosti možno použiť na optimalizáciu procesu návrhu, výrazne skrátiť cyklus návrhu čipu a zároveň zlepšiť výkon čipu a znížiť dizajn.


Čas odoslania: 14. novembra 2022